図形描画装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-268293
公開番号（公開出願番号）：特開平6-119437
出願日： 1992年10月07日
公開日（公表日）： 1994年04月28日
要約：

【要約】【目的】メモリアクセスの回数を削減し、図形描画の高速化を図る。【構成】描画順序が連続する複数の画素p1,p2の描画アドレスA,ALの一致を検出するアドレス比較器3を備える。アドレス一致信号CAにより複数画素p1,p2の結合描画マスクMCを出力する描画マスク結合回路4を備える。同様に複数画素p1,p2の結合描画データPCを出力する描画データ結合回路5を備える。

請求項（抜粋）：

順次描画対象図形を画素位置を含むワードのアドレスである描画アドレスを生成するアドレス発生回路と前記ワード内の前記画素位置を指定する描画マスクを生成するマスク発生回路と前記画素位置の描画データを生成する描画データ発生回路とを有する図形発生手段を備え、CPUからの描画命令によりメモリに指定された図形のイメージデータを生成する図形描画装置において、描画順序が連続する第一および第二の画素の前記描画アドレスの一致を検出しアドレス一致信号を出力するアドレス比較手段と、前記アドレス一致信号により前記第一および第二の画素にそれぞれ対応する前記描画マスクを結合し結合描画マスクを出力する描画マスク結合手段と、前記アドレス一致信号により前記第一および第二の画素にそれぞれ対応する前記描画データを結合し結合描画データを出力する描画データ結合手段と、前記描画アドレスと前記結合描画マスクと前記結合描画データとをそれぞれ一時格納する先入先出記憶手段と、前記先入先出記憶手段から出力される描画アドレスが指示する前記メモリのアドレスをアクセスし前記結合描画マスクが指示する前記メモリのビット位置に前記結合描画データを書込む描画データ合成回路を有するメモリ制御手段とを備えることを特徴とする図形描画装置。

IPC (3件)：

G06F 15/64 450 , G06F 12/00 580 , G06F 15/72

引用特許：

審査官引用 (3件)

特開昭63-208175
特開昭60-136793
特開平4-205474

前のページに戻る