特許

J-GLOBAL ID：200903040383299486

半導体装置の製造方法

発明者： 中島 安理
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-137789
公開番号（公開出願番号）：特開平7-326603
出願日： 1994年05月30日
公開日（公表日）： 1995年12月12日
要約：

【要約】【目的】 半導体装置の製造方法に関し、ナノメータサイズのシリコン細線またはナノメータサイズのシリコンドットを容易に形成する手段を提供する。【構成】 ポリシリコン層3等のシリコン層の表面に選択的にドライエッチングを施すことによって細線状またはドット状にパターニングした後に、アンモニアと過酸化水素水と水の混合溶液(好ましくは、1:2:5の割合、75°C以下)によって等方性ウェットエッチングを施すことによって、ナノメータ幅をもつシリコン細線またはナノメータサイズのシリコンドット31 ,32 ,33 ,34 を形成する。この際、シリコン層の(111)表面にKOHによって深さ方向の異方性エッチングを施すことによってエッチング面が極めて平坦なシリコン細線(ピラー)を形成する。この際SOI基板を用いて独立したシリコン細線等を形成する。この工程によって発光装置、電界電子放出陰極、シングルエレクトロンメモリ等を製造する。

請求項（抜粋）：

シリコン層の表面に選択的にドライエッチングを施すことによって細線状またはドット状にパターニングした後、アンモニアと過酸化水素水と水の混合溶液によって等方性ウェットエッチングを施すことによって、ナノメータ幅をもつシリコン細線またはナノメータサイズのシリコンドットを形成する工程を含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/306 ,  H01J 1/30 ,  H01J 9/02 ,  H01L 33/00

引用特許：

審査官引用 (3件)

• 特開平2-183532
  
• 特開昭60-233824
  
• 特開昭60-200569