特許
J-GLOBAL ID：200903040383409613
半導体装置のポリサイドゲート構造の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
浅井 章弘
公報種別：公開公報
出願番号（国際出願番号）：特願平4-187578
公開番号（公開出願番号）：特開平6-005622
出願日： 1992年06月22日
公開日（公表日）： 1994年01月14日
要約：
【要約】【目的】 段差のないポリサイドゲート構造と段差のあるポリサイドゲート構造を同時に形成して異なる構造のゲート電極を作る。【構成】 基板1上に形成したゲート酸化膜2上にポリシリコン層3を形成し、更にその上にシリサイド層5を形成する。このシリサイド層5に部分的にアニールを施してアニールしたシリサイド部分5Aとアニールをしなかったシリサイド部分5Bを形成する。これを同一条件でエッチングすることにより段差のないポリサイドゲート構造19と段差23のあるポリサイドゲート構造21を同時に形成する。これに不純物注入を行うことにより単一ゲート構造と疑似GOLD構造を同時に製造する。
請求項（抜粋）：
基板上に形成したゲート酸化膜上にポリサイドゲート構造を製造する方法において、前記ゲート酸化膜上に形成したポリシリコン層上にシリサイド層を形成した後に前記シリサイド層を部分的にアニールする工程と、フォトプロセス後にエッチングを行うことにより、前記アニールをしたシリサイド部分では段差のないポリサイドゲート構造を、前記アニールをしなかったシリサイド部分では段差のあるポリサイドゲート構造を同時に形成する工程とを含むことを特徴とする半導体装置のポリサイドゲート構造の製造方法。
IPC (2件)：
H01L 21/336
, H01L 29/784
