特許

J-GLOBAL ID：200903040386006650

アナログ/デジタル変換回路

発明者： 安田 晋
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平3-342093
公開番号（公開出願番号）：特開平5-152959
出願日： 1991年11月30日
公開日（公表日）： 1993年06月18日
要約：

【要約】【目的】 直並列型アナログ/デジタル変換回路において、回路規模及び消費電力を削減し、更に変換精度を向上させることを目的とする。【構成】 第1のS/H回路1と、第1のA/D回路2と、第2のA/D回路6と、S/H回路、D/А変換回路及び減算回路を一体化した演算回路7とで構成される。この演算回路7は、容量704とスイッチで構成されるS/H回路と、各容量711〜71ncの値の比が2のべき乗であるnc個の容量とスイッチで構成されるD/A変換回路と、1個の容量707と1個の演算増幅器709で構成される電荷加算型の減算回路とを有する。

請求項（抜粋）：

入力信号を標本化し保持する第1のサンプルアンドホ-ルド回路と、前記第1のサンプルアンドホ-ルド回路の出力電圧をncビットのデジタルデ-タに変換する第1のアナログ/デジタル変換回路と、前記第1のサンプルアンドホ-ルド回路の出力電圧を標本化し保持する第2のサンプルアンドホ-ルド回路と、前記第1のアナログ/デジタル変換回路の出力デ-タをアナログ信号に変換するncビットのデジタル/アナログ変換回路と、前記第2のサンプルアンドホ-ルド回路の出力信号と前記デジタル/アナログ変換回路の出力信号の差をとる減算回路と、前記減算回路の出力信号をnfビットのデジタルデ-タに変換する第2のアナログ/デジタル変換回路とを有するアナログ/デジタル変換回路において、前記第2のサンプルアンドホ-ルド回路は容量とスイッチを有し、前記デジタル/アナログ変換回路は各容量の値の比が2のべき乗であるnc個の容量とスイッチを有し、前記デジタル/アナログ変換回路のnc個の各容量の一端は前記第1のアナログ/デジタル変換回路の出力デ-タに対応して基準電位か又は接地電位に接続され、前記減算回路は前記第2のサンプルアンドホ-ルド回路の出力と前記デジタル/アナログ変換回路の出力を入力とする電荷加算型の減算回路であることを特徴とするアナログ/デジタル変換回路。

引用特許：

審査官引用 (3件)

• 特開昭61-161024
  
• 特開昭63-037718
  
• 特開昭64-005226