特許
J-GLOBAL ID：200903040390014136
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井内 龍二
公報種別：公開公報
出願番号（国際出願番号）：特願平7-181335
公開番号（公開出願番号）：特開平8-088198
出願日： 1995年07月18日
公開日（公表日）： 1996年04月02日
要約：
【要約】【目的】 ポリサイド層17を構成するタングステンシリサイド層9の異常酸化反応、および膜剥れ・段切れの発生を防止することができ、従来の製造方法に比べ半導体装置の平坦性を向上させることができ、かつ半導体装置製造のスル-プットを向上させることができる半導体装置の製造方法を提供すること。【構成】 多結晶シリコン層10とタングステンシリサイド層9とで構成されたポリサイド層17の上面にシリコンキャップ層8を形成した後、これらを同時にエッチングして所定のパタ-ンを形成し、第1回目の熱酸化処理を施してタングステンシリサイド層9を多結晶化すると共に拡散層上に酸化膜13を形成する。次に、全面にSiO2 膜14を形成し、エッチングを施してサイドウォ-ル15を形成した後、第2の熱酸化処理を施して酸化膜16を形成する。
請求項（抜粋）：
半導体基板上にポリサイド層を形成した後、該ポリサイド層を構成する金属シリサイド層の表面にシリコンキャップ層を形成し、その後ポリサイド層とシリコンキャップ層とを所定のパターンにエッチングし、酸化する工程を含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/28 301
, H01L 29/78
