特許

J-GLOBAL ID：200903040426064569

半導体装置の製造方法

発明者： 森 田 茂 ,  五條堀 博
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-315555
公開番号（公開出願番号）：特開平6-295908
出願日： 1993年12月15日
公開日（公表日）： 1994年10月21日
要約：

【要約】【目的】 半導体基板上の凹部にのみ埋込材料を充填して精度の高い平坦化構造を簡便に実現する方法を提供する。【構成】 トレンチ構造や多層配線構造のように、表面に凹部及び凸部を有する半導体基板の表面全体に基板表面の凹部を埋込むための埋込み膜を形成する工程と、凹部領域上の埋込み膜表面にストッパ層を選択的に形成した後に機械的研磨あるいはエッチバックにより凸部の表面まで埋込み膜を除去することにより精度の高い平坦化構造を簡便に実現している。凸部の表面にもストッパ層を設けておくことが望ましい。ストッパ層は機械的研磨を用いる場合には対磨性のある炭素膜、高融点金属膜およびその化合物が好ましく、エッチバックを用いる場合にはシリコン窒化膜、ポリシリコン膜が適する。

請求項（抜粋）：

表面に凹部及び凸部を有する半導体基板の前記凸部の表面に第1のストッパ層を形成する工程と、前記半導体基板の表面全体に基板表面の前記凹部を埋込むための埋込み膜を形成する工程と、前記凹部領域上の前記埋込み膜表面に第2のストッパ層を選択的に形成する工程と、機械的研磨により前記第1ストッパ層の表面が露出するまで平面的に前記埋込み膜を除去する工程と、を具備したことを特徴とした半導体装置の製造方法。

IPC (5件)：

H01L 21/3205 ,  H01L 21/205 ,  H01L 21/302 ,  H01L 21/304 321 ,  H01L 21/304

FI (2件)：

H01L 21/88 K ,  H01L 21/88 C

引用特許：

審査官引用 (2件)

• 特開昭63-076349
  
• 素子分離領域形成方法及び半導体装置の製造方法並びに半導体装置
  公報種別：公開公報   出願番号：特願平4-146842   出願人：ソニー株式会社