特許
J-GLOBAL ID：200903040429380488
半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平6-062108
公開番号（公開出願番号）：特開平7-244988
出願日： 1994年03月07日
公開日（公表日）： 1995年09月19日
要約：
【要約】 (修正有)【目的】 低消費電力で実質的に書き換え回数の制限を無くした新規な半導体記憶装置を提供する。【構成】 強誘電体キャパシタとアドレス選択用MOSFETとからなるメモリセルがマトリックス配置されてなるメモリマットをワード線の単位で複数に分割してメモリブロックを構成し、各メモリブロックに一対一に対応してDRAMモード又はNVモードの記憶を行うモード記憶回路と、各メモリブロックに対するリフレッシュ回数を計数するリフレッシュ計数回路を設け、一定回数のリフレッシュ動作のときに強誘電体キャパシタのプレート電圧を一方の電圧から他方のに一時的に変化させるメモリアクセスを行いモード記憶回路をDRAMからNVに変更し、メモリブロック内のいずれかのメモリセルに対するリード又はライト動作によってモード記憶回路をNVからDRAMに変更し、モード記憶回路の記憶情報に従ってNVにされたメモリブロックに対してリフレッシュ動作を省略する。
請求項（抜粋）：
強誘電体キャパシタとアドレス選択用MOSFETとからなるメモリセルがマトリックス配置されてなるメモリマットと、かかるメモリマットが1ないし複数のワード線の単位で複数に分割されてなるメモリブロックと、各メモリブロックに一対一に対応して設けられ、DRAMモード又はNVモードの記憶を行うモード記憶回路と、上記各メモリブロックに対して連続して行われるリフレッシュ回数を計数するリフレッシュ計数回路と、予め決められた回数でのリフレッシュ動作のときに強誘電体キャパシタのプレート電圧を一方の電圧から他方の電圧に一時的に変化させるメモリアクセスを行うとともにモード記憶回路をDRAMモードからNVモードに変更し、メモリブロック内のいずれかのメモリセルに対するリード又はライト動作によってモード記憶回路をNVモードからDRAMモードに変更するモード変更回路と、上記モード記憶回路の記憶情報に従ってNVモードにされたメモリブロックに対してリフレッシュ動作を省略するリフレッシュ制御回路とを備えてなることを特徴とする半導体記憶装置。
IPC (3件)：
G11C 14/00
, G11C 11/22
, H01L 27/10 301
