特許

J-GLOBAL ID：200903040438978329

平坦配線形成法

発明者： 大村 昌良
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 伊沢 敏昭
公報種別：公開公報
出願番号（国際出願番号）：特願平9-137931
公開番号（公開出願番号）：特開平10-313009
出願日： 1997年05月12日
公開日（公表日）： 1998年11月24日
要約：

【要約】【課題】 ダマシン法を用いる平坦配線形成法において、配線の低抵抗化及び高信頼化を図る。【解決手段】 基板40の表面を覆う絶縁膜44に接続孔とこの接続孔につながる配線溝とを形成した後、配線溝及び接続孔を覆って膜44の上にTiN/Ti等の密着層及びW等の導電材層を順次に形成する。導電材層をエッチバックして接続孔内には該層の部分52sを且つ配線溝内には該層の部分52Sをそれぞれ残す。配線溝及び部分52s,52Sを覆ってTiN/Ti等のバリア層及びAl合金等の配線材層を順次に形成した後、配線材層とバリア層と密着層とにCMP処理を施して各々の層の部分56s,54s,50sを残す。部分50s,52s,52S,54s,56sにより配線層58Sを形成する。エッチバック時に等方性のオーバーエッチングを行なうと、バリア層を省略できる。

請求項（抜粋）：

一方の主面に被接続部を有する基板を用意する工程と、前記基板の一方の主面に前記被接続部を覆って絶縁膜を形成する工程と、前記被接続部に達する接続孔を前記絶縁膜に形成すると共に該接続孔につながる配線溝を前記絶縁膜に形成する工程と、前記絶縁膜と前記配線溝と前記接続孔とを覆って導電材層を形成する工程と、前記導電材層をエッチバックして前記接続孔の内部に前記被接続部につながるように前記導電材層の第1の部分をプラグとして残すと共に前記導電材層の第2の部分を前記配線溝の側壁に沿ってサイドカバー層として残す工程と、前記絶縁膜と前記サイドカバー層と前記配線溝と前記プラグとを覆って導電性バリア層及び配線材層を順次に形成する工程と、前記絶縁膜が露呈するまで前記配線材層及び前記バリア層の積層を平坦状に除去して前記配線溝内に前記バリア層の一部と前記配線材層の一部とを残存させることにより前記プラグと前記サイドカバー層と前記バリア層の残存部と前記配線材層の残存部とを備えた配線層を形成する工程とを含む平坦配線形成法。

IPC (3件)：

H01L 21/3205 ,  H01L 21/3065 ,  H01L 21/304 321

FI (3件)：

H01L 21/88 K ,  H01L 21/304 321 S ,  H01L 21/302 M