特許
J-GLOBAL ID：200903040441207074
ショットキーバリア半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
河村 洌
公報種別：公開公報
出願番号（国際出願番号）：特願平10-228454
公開番号（公開出願番号）：特開2000-058873
出願日： 1998年08月12日
公開日（公表日）： 2000年02月25日
要約：
【要約】【課題】 逆方向のリーク電流を小さくしながら順方向電圧が低いショットキーバリア半導体装置を提供する。【解決手段】 n+ 形である高不純物濃度の第1導電形の半導体基板1上にn-形である低不純物濃度の第1導電形の半導体層2がエピタキシャル成長され、その半導体層2の表面側に少なくとも2以上の領域に亘り、p+ 形である第2導電形の半導体領域6が隣接して設けられ、半導体層2の動作領域の表面にショットキーバリアを形成する金属層3が設けられている。そして、前記隣接する第2導電形の半導体領域6の間隔wと、第2導電形の半導体領域6の底面および半導体層2の底面の間隔dとの比w:dが1:1〜2になるように前記第2導電形の半導体領域6が形成されている。
請求項（抜粋）：
高不純物濃度の第1導電形の半導体基板と、該半導体基板上にエピタキシャル成長される低不純物濃度の第1導電形の半導体層と、該半導体層の表面側に少なくとも2以上の領域に亘り隣接して設けられる第2導電形の半導体領域と、前記半導体層および前記第2導電形の半導体領域の表面に設けられるショットキーバリアを形成する金属層とからなり、前記隣接する第2導電形の半導体領域の間隔と、該第2導電形の半導体領域の底面および前記第1導電形の半導体層の底面の間隔との比が1:1〜2になるように前記第2導電形の半導体領域が形成されてなるショットキーバリア半導体装置。
Fターム (10件)：
4M104AA01
, 4M104BB14
, 4M104BB16
, 4M104CC03
, 4M104FF01
, 4M104FF11
, 4M104FF35
, 4M104GG03
, 4M104HH15
, 4M104HH20
