特許
J-GLOBAL ID：200903040447497180
薄膜トランジスタおよびその作製方法
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平3-340338
公開番号（公開出願番号）：特開平6-132303
出願日： 1991年11月29日
公開日（公表日）： 1994年05月13日
要約：
【要約】【目的】 薄膜トランジスタの活性層端部において発生する絶縁層の段切れや電界集中現象を、活性層端部の構成を工夫することで防止する。【構成】 薄膜トランジスタの活性層31の端部をその厚さが端部に向かうつれて除々に薄くなるように構成することによって、活性層を覆う絶縁層であるゲート絶縁膜36の厚さが、活性層端部において薄くならないようにし、しかもその起伏を滑らかにすることによって電界集中現象が起こらないようにした構成。
請求項（抜粋）：
エッチング率の高い物質を主成分とする第1の層を半導体層上に設ける工程と、該第1の層上にマスクを形成し所定のパターンに形成する工程と、前記第1の層を選択的にエッチングしサイドエッチングを行う工程と、前記半導体層を異方性エッチングによってエッチングする工程とを有する薄膜トランジスタの作製方法であって、該異方性エッチングの異方性を弱めることでマスクの下の部分に存在する前記半導体層の厚さをその端部に向かい漸次薄くして形成することを特徴とする薄膜トランジスタの作製方法。
IPC (3件)：
H01L 21/336
, H01L 29/784
, H01L 21/302
H01L 29/78 311 Y
, H01L 29/78 311 X
