電界効果型トランジスタおよびその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (2件)：小林茂 , 和泉良彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-357240
公開番号（公開出願番号）：特開2007-165431
出願日： 2005年12月12日
公開日（公表日）： 2007年06月28日
要約：

【課題】良好なゲート耐圧特性を維持し、かつソースおよびドレインのコンタクト抵抗を小さくする。【解決手段】サファイアからなる基板11上にGaNからなる電子走行層12を形成し、電子走行層12上にInAlNからなるバリア層13を形成し、バリア層13上にゲート電極15を形成し、バリア層13のゲート電極15の両側の領域上にInGaN、InN、GaNの少なくとも1つからなるキャップ層14を形成し、キャップ層14上にソース電極16およびドレイン電極17を形成することにより、ソース電極16およびドレイン電極17とバリア層13との間にキャップ層14を形成する。【選択図】図1

請求項（抜粋）：

基板上に形成されたGaNからなる電子走行層と、前記電子走行層上に形成されたInAlNからなるバリア層と、前記バリア層上に形成されたゲート電極と、前記ゲート電極の両側に形成されたソース電極およびドレイン電極とを有する電界効果型トランジスタであって、前記ソース電極および前記ドレイン電極と前記バリア層との間にInGaN、InN、GaNの少なくとも1つからなるキャップ層を形成したことを特徴とする電界効果型トランジスタ。

IPC (4件)：

H01L 29/812 , H01L 29/778 , H01L 21/338 , H01L 29/786

FI (2件)：

H01L29/80 H , H01L29/78 618B

Fターム (30件)：

5F102FA01 , 5F102FA03 , 5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GD10 , 5F102GJ10 , 5F102GL04 , 5F102GM04 , 5F102GM08 , 5F102GN04 , 5F102GQ01 , 5F102GR04 , 5F102HC01 , 5F102HC02 , 5F102HC15 , 5F110AA03 , 5F110AA12 , 5F110BB12 , 5F110CC01 , 5F110DD04 , 5F110FF02 , 5F110FF28 , 5F110FF29 , 5F110GG04 , 5F110GG19 , 5F110GG24 , 5F110GG42 , 5F110GG44 , 5F110HK08

前のページに戻る