特許

J-GLOBAL ID：200903040454230644

半導体装置

発明者： 中川 明夫 ,  山口 好広 ,  末代 知子 ,  安藤 正幸
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平7-319888
公開番号（公開出願番号）：特開平9-162315
出願日： 1995年12月08日
公開日（公表日）： 1997年06月20日
要約：

【要約】【課題】 少ない工程で製造でき且つ素子特性の優れた半導体装置を提供すること。【解決手段】 シリコン基板1上にシリコン酸化膜2を介して厚さが6μm以下のn- 型シリコン活性層3が配設される。活性層3には低耐圧のnpn型バイポーラトランジスタBT1が配設される。BT1のpウェル層6下のnウェル層4の厚さが1μm以上に設定される。これによりリーク電流の増加及び増幅率Hfeの低下を抑制することが可能となる。

請求項（抜粋）：

絶縁表面を有する支持基板と、前記基板上に形成された厚さ6μm以下の半導体活性層と、前記活性層の表面に形成された第1導電型の第1主ウェル層と、前記第1主ウェル層の表面に形成された第2導電型の第1サブウェル層と、前記第1サブウェル層の表面に形成された第1導電型の第1エミッタ層と、前記第1主ウェル層上に形成された第1コレクタ電極と、前記第1サブウェル層上に形成された第1ベース電極と、前記第1エミッタ層上に形成された第1エミッタ電極と、を具備してなり,前記第1サブウェル層の下の前記第1主ウェル層の厚さが1μm以上であることを特徴とする半導体装置。

IPC (7件)：

H01L 21/8249 ,  H01L 27/06 ,  H01L 21/762 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 29/786 ,  H01L 29/78

FI (7件)：

H01L 27/06 321 H ,  H01L 21/76 D ,  H01L 29/72 ,  H01L 29/78 613 Z ,  H01L 29/78 621 ,  H01L 29/78 655 Z ,  H01L 29/78 656 A