特許
J-GLOBAL ID:200903040469209013

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-246120
公開番号(公開出願番号):特開平9-091960
出願日: 1995年09月25日
公開日(公表日): 1997年04月04日
要約:
【要約】【課題】 入力された外部クロック信号の周波数に合せて内部電源電圧を調整することにより消費電力の低減可能な半導体記憶装置を提供する。【解決手段】 回路ブロック107が次クロック受付信号を出力したタイミングと、実際に次の外部クロック信号が入力されたタイミングとが位相比較器121で比較され、前者が後者よりも遅い場合、位相比較器121からアップ信号が出力され、チャージポンプ123で調節電圧Vctrlが昇圧される。逆に前者が後者よりも早い場合、ダウン信号が出力され、チャージポンプ123で調節電圧Vctrlが降圧される。降圧回路109で調節電圧Vctrlを基準にして内部電源電圧intVccが生成され、それに基づいて回路ブロック107が動作する。
請求項(抜粋):
内部電源電圧に基づいて動作し、クロック信号に応答して、外部に対してデータの入出力を行なう内部回路と、前記内部回路において、次のクロック信号の受付が可能となるタイミングよりも、次のクロック信号の入力のタイミングが遅いときは、外部電源電圧に基づいて内部電源電圧を降圧して生成し、早いときは、外部電源電圧に基づいて前記内部電源電圧を昇圧して生成する内部電源電圧生成手段と、を備えた半導体記憶装置。
IPC (2件):
G11C 11/407 ,  G05F 1/56 310
FI (2件):
G11C 11/34 354 F ,  G05F 1/56 310 E
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る