特許
J-GLOBAL ID：200903040475737536
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-270056
公開番号（公開出願番号）：特開平6-118139
出願日： 1992年10月08日
公開日（公表日）： 1994年04月28日
要約：
【要約】【目的】CMOS型半導体装置に対してバイアステストをするとき、内蔵するPLL回路を用いて、電源投入するだけで内部にクロック信号を発生させる。【構成】位相検出回路1,分周回路2,ローパスフィルタ4,VCO回路5などで構成されるPLL回路において、NAND回路3あるいはNAND回路7で構成されるような回路を用いて、電源投入直後に不定となる要素をとり除き、内部回路に対してクロック信号を入力する。
請求項（抜粋）：
外部入力クロック信号に同期し、内部クロック信号や外部への基準クロック信号を生成するPLL回路を備えた半導体装置において、前記PLL回路に入力する外部クロック信号が直流状態のまま電源が投入されても、内部クロック信号を生成する手段を設けたことを特徴とする半導体装置。
引用特許：
前のページに戻る
