特許
J-GLOBAL ID:200903040492573059
乱数発生装置
発明者:
,
,
,
,
,
,
出願人/特許権者:
,
代理人 (1件):
平戸 哲夫
公報種別:公開公報
出願番号(国際出願番号):特願2003-275157
公開番号(公開出願番号):特開2005-038229
出願日: 2003年07月16日
公開日(公表日): 2005年02月10日
要約:
【課題】正規分布乱数列を発生する乱数発生装置に関し、系列間の相関を回避した良質な正規分布乱数列を発生することができるようにする。【解決手段】線形合同法によるデジタル信号からなる32ビット一様乱数列を並列生成して並列出力する32ビット一様乱数発生器1-0〜1-5と、32ビット一様乱数発生器1-0〜1-5から並列出力される6個の32ビット一様乱数列のビットを並べ替えて12個の16ビット一様乱数列を生成するビット並べ替え器2と、ビット並べ替え器2から出力される12個の16ビット一様乱数列の同一項を総和演算して16ビット正規分布乱数列を出力する加算器3を設ける。【選択図】 図1
請求項(抜粋):
線形合同法による異なる複数の一様乱数列を発生する複数の一様乱数発生器と、
該複数の一様乱数発生器が発生する前記複数の一様乱数列を加算して正規分布乱数列を出力する加算器を有することを特徴とする乱数発生装置。
IPC (1件):
FI (1件):
引用特許:
出願人引用 (8件)
全件表示
審査官引用 (4件)