入力保護回路

発明者： ,
出願人/特許権者： ,
代理人 (1件)：伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-318706
公開番号（公開出願番号）：特開平7-176693
出願日： 1993年12月17日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】半導体集積回路に入力される入力信号から静電破壊をもたらす電圧サージを効率的に除去できる入力保護回路を提供することを目的とする。【構成】一端を入力パッドに接続され、他端を集積回路部に接続された導体パターンを、その両側に突出部が形成されるように形成し、前記導体パターンの両側に第1および第2の接地パターンを配設し、前記導体パターンの両側に沿って、前記導体パターンと前記第1の接地パターンの間、および前記導体パターンと前記第2の接地パターンとの間に、前記導体パターンの一端から他端まで連続的に延在するように第1および第2のトランジスタを形成し構成する。

請求項（抜粋）：

集積回路を含む半導体基板上を延在し、前記半導体基板上の接続パッドに接続された第1の端と、前記第1の端に対向する第2の端と、前記第1の端と第2の端との間を延在する第1および第2の縁部とにより画成された導体パターンと;前記半導体基板上を延在し、前記第1の縁部に対応した形状の第3の縁部を有し、前記第1の縁部と前記第3の縁部との間に略一定の幅の第1の隙間を形成する第1の接地パターンと;前記半導体基板上を延在し、前記第2の縁部に対応した形状の第4の縁部を有し、前記第2の縁部と前記第4の縁部との間に略一定の幅の第2の隙間を形成する第2の接地パターンと;前記半導体基板上に前記第1の隙間に対応して形成され、前記第1および第3の縁部のいずれからも離間して前記第1の隙間に沿って延在する第1のゲートパターンと;前記半導体基板上に前記第2の隙間に対応して形成され、前記第2および第4の縁部のいずれからも離間して前記第1の隙間に沿って延在する第2のゲートパターンと;前記半導体基板上に前記第1のゲートパターンに対応して形成された第1のチャネル領域と;前記半導体基板上に前記第2のゲートパターンに対応して形成された第2のチャネル領域と;前記半導体基板上に前記導体パターンに対応して形成されたソース領域と;前記半導体基板上に前記第1の接地パターンに対応して形成された第1のドレイン領域と;前記半導体基板上に前記第2の接地パターンに対応して形成された第2のドレイン領域と;前記導体パターンに対応して形成され、前記導体パターンを前記ソース領域に電気的に接続する第1のコンタクト手段と;前記第1の接地パターンに対応して形成され、前記第1の接地パターンを前記第1のドレイン領域に電気的に接続する第2のコンタクト手段と;前記第2の接地パターンに対応して形成され、前記第2の接地パターンを前記第2のドレイン領域に電気的に接続する第3のコンタクト手段と;前記第1のゲートパターンを接地する第1の接地手段と;前記第2のゲートパターンを接地する第2の接地手段と;前記半導体基板上に、前記導体パターンの前記第2の端から延在するように形成された、拡散抵抗を形成する拡散領域と;前記拡散領域に接続され、前記集積回路に向かって延在し、前記接続パッドに供給された電気信号を前記集積回路へと搬送するリードパターンとよりなり、前記導体パターンと、前記第1の接地パターンと、前記第1のゲートパターンと、前記第1のチャネル領域と、前記ソース領域と、前記第1のドレイン領域とは第1のトランジスタを形成し、前記導体パターンと、前記第2の接地パターンと、前記第2のゲートパターンと、前記第2のチャネル領域と、前記ソース領域と、前記第2のドレイン領域とは第2のトランジスタを形成してなる、集積回路の入力保護回路において、前記第1および第2の接地パターンは、前記半導体基板上において相互に空間的に分離した導電部材よりなり;前記第1および第2のゲートパターンは、前記半導体基板上において相互に空間的に分離した導電部材よりなり;前記第1のドレイン領域は、前記第2のドレイン領域とは、前記半導体基板上において、相互に空間的に分離して形成されていることを特徴とする入力保護回路。

IPC (5件)：

H01L 27/04 , H01L 21/822 , H01L 27/06 , H01L 21/8234 , H01L 27/088

FI (3件)：

H01L 27/04 H , H01L 27/06 311 C , H01L 27/08 102 F

引用特許：

審査官引用 (5件)

特開平4-105357
特開平4-296051
特開平4-155859

全件表示

前のページに戻る