特許

J-GLOBAL ID：200903040582237678

マルチプロセッサ処理装置

発明者： 長坂 文夫
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-162882
公開番号（公開出願番号）：特開平6-004498
出願日： 1992年06月22日
公開日（公表日）： 1994年01月14日
要約：

【要約】【目的】 並列処理系のハードウェアの構成が変わった場合でも、オブジェクトコードを再コンパイルする事無くマルチプロセッサによる並列処理を可能にすること。【構成】 少なくとも共有メモリ資源割り当てに対してアクセスを発生するプログラム記述の解析を行ない排他制御を指示する手段と、並列処理可能なプログラム処理単位に対する記述の解析を行ないプロセッサ割り当てを行なう手段とを有するコンパイル機構と、前記コンパイル機構の出力した中間言語を実行するインタープリット機構と、前記インタープリット機構により実現される並列実行の処理ブロック割り当てを動的に行なう機構とによって構成されている。

請求項（抜粋）：

少なくとも共有メモリ資源割り当てに対してアクセスを発生するプログラム記述の解析を行ない排他制御を指示する手段と、並列処理可能なプログラム処理単位に対する記述の解析を行ないプロセッサ割り当てを行なう手段とを有するコンパイル機構と、前記コンパイル機構の出力した中間言語を実行するインタープリット機構と、前記インタープリット機構により実現される並列実行の処理ブロック割り当てを動的に行なう機構とによって構成されることを特徴とするマルチプロセッサ処理装置。

IPC (2件)：

G06F 15/16 430 ,  G06F 9/45

引用特許：

審査官引用 (3件)

• 特開平3-161882
  
• 特開平3-161882
  
• 特開昭63-037432