特許
J-GLOBAL ID:200903040589785999

PLD装置

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-359491
公開番号(公開出願番号):特開2000-183728
出願日: 1998年12月17日
公開日(公表日): 2000年06月30日
要約:
【要約】【課題】電源投入に際してPLDの初期化設定を確実に実行できるPLD装置を提供する。【解決手段】PLD1は任意の回路機能を設定できる論理回路の集合体である。電源4はPLD1に電源電圧V1を供給する。ディレイパルス回路3は、電源4の出力する電圧V1の立ち上がりから所定時間経過して電圧V1が安定した後、PLD1のCONFIG端子に初期化設定用信号V2を供給する。メモリ2はPLD2からクロックCを供給されるごとにPLD1に回路機能を設定するシリアルデータDをPLD1に供給し、PLD1はデータDを用いて初期化設定を完了させる。
請求項(抜粋):
任意の機能を設定できるPLDと、前記PLDからクロックを供給されるごとに前記PLDに回路機能を設定するシリアルデータを前記PLDに供給するメモリと、前記PLDに電源電圧を供給する電源と、前記電源電圧の立ち上がりから所定時間経過した後に前記PLDの初期化設定端子に初期化設定用信号を供給する初期化設定用信号遅延回路とを備えることを特徴とするPLD装置。
Fターム (6件):
5J042AA10 ,  5J042BA04 ,  5J042CA00 ,  5J042CA12 ,  5J042CA20 ,  5J042DA00

前のページに戻る