特許
J-GLOBAL ID：200903040648830308
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-235776
公開番号（公開出願番号）：特開平5-074167
出願日： 1991年09月17日
公開日（公表日）： 1993年03月26日
要約：
【要約】【目的】クロック信号に同期させてアドレスの選択を行う半導体記憶装置において、複数のアドレスの同時選択を防ぎ、回路動作の高速化をはかる。【構成】アドレスデコード回路2の出力をクロックに同期して保持する回路6を設け、このアドレスデコード信号の保持回路6の出力を、クロックに同期してアドレス線を駆動するドライバ回路3に接続することにより、アドレスの同時選択を防いでいる。
請求項（抜粋）：
複数のアドレス線と、クロック信号に同期してアドレス信号を保持するラッチ回路と、前記アドレス信号をデコードするアドレスデコード回路と、前記クロック信号に同期して前記アドレスデコード回路の出力信号により前記アドレス線から所定のアドレス線だけを選択し駆動するドライバ回路とを備えた半導体記憶装置において、前記アドレスデコード回路の出力信号を前記クロック信号に同期させて保持する手段を備えたことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/413
, G11C 11/407
G11C 11/34 302 A
, G11C 11/34 354 C
