半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：岡本啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平6-021172
公開番号（公開出願番号）：特開平7-231044
出願日： 1994年02月18日
公開日（公表日）： 1995年08月29日
要約：

【要約】【目的】相補型電界効果トランジスタを有する半導体装置の製造方法に関し、デュアルゲート構造のp型不純物領域とn型不純物領域を導通させるためのシリサイド形成領域を小さくすることを目的とする。【構成】自己整合的に形成された耐酸化性サイドウォール12によってシリコンよりなる半導体層9のシリサイド形成領域を覆い、この耐酸化性サイドウォール12をマスクの一部に使用してp型及びn型の不純物を打ち分け、さらに半導体層9をパターニングしてデュアルゲートパターン16,17を形成した後に、耐酸化性サイドウォール12をマスクに使用してデュアルゲートパターン16,17の表面を酸化し、ついで耐酸化性サイドウォール12を選択的に除去することにより露出した半導体層9の表面をシリサイド化する工程を含む。

請求項（抜粋）：

第一導電型不純物を含む第一の半導体層(2)の表面にフィールド絶縁膜(4)を形成して第一の活性領域(5)を区画し、かつ、第二導電型不純物を含む第二の半導体層(3)の表面に該フィールド絶縁膜(4)を形成して第二の活性領域(6)を区画する工程と、前記第一の活性領域(5)にある前記第一の半導体層(2)と前記第二の活性領域(6)にある前記第二の半導体層(3)の表面のそれぞれにゲート絶縁膜(7,8)を形成する工程と、前記ゲート絶縁膜(7,8)及び前記フィールド絶縁膜(4)の上に不純物を含まない第三の半導体層(9)を形成する工程と、前記第三の半導体層(9)の上に第二導電型不純物を含む第一の絶縁膜(10)を形成する工程と、前記第一の絶縁膜(10)をパターニングすることにより、前記第二の活性領域(6)の前記半導体層(3)の表面を露出するとともに前記第一の絶縁膜(10)の縁部が前記第一の活性領域(5)と前記第二の活性領域(6)の間に位置するパターンを形成する工程と、パターニングされた前記第一の絶縁膜(10)と前記半導体層(3)の上に耐酸化性の第二の絶縁膜(11)を形成する工程と、前記第二の絶縁膜(11)を異方性エッチングして前記第一の絶縁膜(10)の側方に選択的に残存させて耐酸化性サイドウォール(12,12a)を形成する工程と、前記第一の絶縁膜(10)及び前記耐酸化性サイドウォール(12,12a)をマスクに使用して、前記第二の活性領域(6)の前記第三の半導体層(9)に第一導電型不純物を導入する工程と、前記第一の絶縁膜(10)内の第二導電型不純物をその下の前記第三の半導体層(9)に拡散し、かつ前記第三の半導体層(9)内の第二導電型不純物を活性化する工程と、前記第三の半導体層(9)の表面を熱酸化して絶縁膜(15)を形成する工程と、前記耐酸化性サイドウォール(12,12a)を除去して前記第三の半導体層(9)の表面の一部を露出する工程と、前記第三の半導体層(9)とその上の層をパターニングして第一の活性領域(5)の上から第二活性領域(6)の上に至る範囲にMOSトランジスタのゲート電極となるゲート用導電性パターン(16,17)を形成する工程と、前記半導体層の表面にシリサイド層(26a,26b)を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/8238 , H01L 27/092 , H01L 21/8242 , H01L 27/108 , H01L 21/8244 , H01L 27/11

FI (4件)：

H01L 27/08 321 F , H01L 27/08 321 D , H01L 27/10 325 R , H01L 27/10 381

前のページに戻る