特許
J-GLOBAL ID：200903040658687058
バッファ制御回路
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-263349
公開番号（公開出願番号）：特開平7-123094
出願日： 1993年10月21日
公開日（公表日）： 1995年05月12日
要約：
【要約】【目的】バッファの書き込みと読み出しの動作を停止させずに、バッファを高速に制御する。【構成】バッファ制御回路は、バッファメモリの書き込みアドレスを制御する書き込みポインタ21,バッファメモリの読み出しアドレスを制御する読み出しポインタ22,書き込みポインタ21の出力または特定の固定アドレスのどちらか一方を出力するセレクタ23,バッファメモリの空きと塞りの状態を判定するフラグ判定回路24,バッファメモリからの出力セルと空きセルのどちらか一方を選択し出力するセレクタ25で構成される。バッファメモリの一アドレスを廃棄用アドレスに利用し、セルを廃棄する時は、廃棄するセルを廃棄用アドレスに書き込み、メモリの書き込み動作を止めずに廃棄し、読み出すべきセルがバッファメモリに無いときは、読み出し動作を止めずに、空きセルを出力する。
請求項（抜粋）：
ヘッダ部と情報部からなる固定長のセルを用いて、複数の入線と複数の出線間で通信情報を前記ヘッダ部の情報に基づき交換するATMスイッチのバッファ制御回路において、セルを蓄えるバッファメモリの書き込みアドレスを制御する書き込みポインタと、前記バッファメモリの読み出しアドレスを制御する読み出しポインタと、前記書き込みポインタの出力または特定の固定アドレスのどちらか一方を出力する第一のセレクタと、前記バッファメモリの空きと塞りの状態を判定し前記書き込みポインタと前記読み出しポインタの動作を制御するフラグ判定回路とを含み、前記バッファメモリの書き込みと読み出しの動作を制御する上で、前記バッファメモリの前記特定の固定アドレスを廃棄用のダミーアドレスとして使用し、前記ダミーアドレスに廃棄するセルを書き込むことを特徴とするバッファ制御回路。
IPC (3件)：
H04L 12/28
, H04Q 3/00
, H04Q 3/52 101
