特許

J-GLOBAL ID：200903040686523680

半導体記憶装置

発明者： 石田 耕三 ,  米谷 英樹 ,  大神 武士
出願人/特許権者： 三菱電機株式会社 ,  三菱電機エンジニアリング株式会社
代理人 (1件)： 青山 葆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-291647
公開番号（公開出願番号）：特開2003-100075
出願日： 2001年09月25日
公開日（公表日）： 2003年04月04日
要約：

【要約】【課題】 DRAMの各メモリバンクが安定して動作できる電力を供給するとともに、消費電力を少なくする。【解決手段】 2つ1組でメモリバンクを形成する複数のアレイと、複数のアレイの各々を駆動させる周辺回路に駆動電力を供給する第1の複数の電源と、複数のアレイにアクセスするワード線にアクセス電力を供給する第2の複数の電源とを備えた半導体記憶装置を提供する。より具体的には、複数のアレイは、半導体記憶装置基板の中央領域を囲むように行列状に配置され、第1の複数の電源は、中央領域側と、複数のアレイのうち特定のアレイを挟んだ対向側とに設けられ、第2の複数の電源は、中央領域の4隅に配置され、1つのメモリバンクを形成する、離れて配置されたアレイの組に対し、第1の複数の電源は、主電力を供給する主電源と、主電力よりも小さい補助電力を供給する補助電源とにより電力を供給する。

請求項（抜粋）：

2つ1組でメモリバンクを形成する複数のアレイと、前記複数のアレイの各々を駆動させる周辺回路に駆動電力を供給する第1の複数の電源と、前記複数のアレイにアクセスするワード線にアクセス電力を供給する第2の複数の電源とを備えた半導体記憶装置において、前記複数のアレイは、半導体記憶装置基板の中央領域を囲むように行列状に配置され、前記第1の複数の電源は、前記中央領域側と、前記複数のアレイのうち特定のアレイを挟んだ対向側とに設けられ、前記第2の複数の電源は、前記中央領域の4隅に配置され、1つのメモリバンクを形成する、離れて配置されたアレイの組に対し、前記第1の複数の電源は、主電力を供給する主電源と、前記主電力よりも小さい補助電力を供給する補助電源として電力を供給する半導体記憶装置。

IPC (2件)：

G11C 11/407 ,  G11C 11/401

FI (4件)：

G11C 11/34 354 F ,  G11C 11/34 362 H ,  G11C 11/34 371 K ,  G11C 11/34 354 D

Fターム (23件)：

5M024AA14 ,  5M024AA16 ,  5M024AA91 ,  5M024BB12 ,  5M024BB29 ,  5M024BB33 ,  5M024BB34 ,  5M024BB35 ,  5M024BB36 ,  5M024BB37 ,  5M024BB39 ,  5M024CC25 ,  5M024FF03 ,  5M024FF13 ,  5M024FF23 ,  5M024LL03 ,  5M024LL09 ,  5M024LL15 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP07 ,  5M024PP10