特許
J-GLOBAL ID:200903040688209320

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 和泉 良彦 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-305766
公開番号(公開出願番号):特開2002-118234
出願日: 2000年10月05日
公開日(公表日): 2002年04月19日
要約:
【要約】 (修正有)【課題】 素子の誤動作が発生するのを確実に防止する。【解決手段】 N+型のシリコンからなる支持基板1とN-型のシリコンからなる活性層基板202とを絶縁膜104によって電気的に絶縁し、活性層基板202内にトレンチ分離領域により互いに絶縁分離された複数の半導体領域を形成し、支持基板1と絶縁膜104との界面にN-型高抵抗層2を形成し、支持基板1の裏面側を接地する。抵抗層2により、半導体領域のうちの少なくとも一つの領域に生じた変位電流が、他の半導体領域に伝搬することが防止される。
請求項(抜粋):
支持基板と活性層基板とが絶縁膜により電気的に分離されたSOI型の半導体基板を有し、前記活性層基板内に、互いに絶縁分離された複数の半導体領域を有する半導体装置において、前記半導体領域のうちの少なくとも一つの半導体領域に生じた変位電流を、他の半導体領域へと伝搬させないように、前記支持基板と前記絶縁膜とが接する領域を含む部分に、抵抗領域を形成したことを特徴とする半導体装置。
IPC (5件):
H01L 27/08 331 ,  H01L 27/06 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 29/786
FI (7件):
H01L 27/08 331 E ,  H01L 27/06 101 P ,  H01L 29/72 ,  H01L 29/78 613 Z ,  H01L 29/78 621 ,  H01L 29/78 623 Z ,  H01L 29/78 626 C
Fターム (33件):
5F003AP04 ,  5F003AZ03 ,  5F003BA27 ,  5F003BA96 ,  5F003BH11 ,  5F003BJ15 ,  5F003BJ20 ,  5F048AA07 ,  5F048BA16 ,  5F048BF17 ,  5F048BG05 ,  5F048CA04 ,  5F082AA35 ,  5F082BA06 ,  5F082BA08 ,  5F082BA10 ,  5F082BA19 ,  5F082BA47 ,  5F082BA50 ,  5F082BC01 ,  5F082BC09 ,  5F082BC16 ,  5F110AA30 ,  5F110BB03 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD21 ,  5F110DD22 ,  5F110GG21 ,  5F110NN62 ,  5F110NN71 ,  5F110NN77

前のページに戻る