特許

J-GLOBAL ID：200903040712915266

半導体集積回路の自動レイアウト方法

発明者： 佐藤 昭宏
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-260187
公開番号（公開出願番号）：特開平5-102305
出願日： 1991年10月08日
公開日（公表日）： 1993年04月23日
要約：

【要約】【目的】 決められた格子の上を定められた配線層で配線するアルゴリズムを用いた半導体集積回路の自動レイアウト方法で配線した配線の長さを短かくする。【構成】横方向の格子1および縦方向の格子2に加えて新たに斜め方向の格子3,4を設け、それぞれの格子上に主に使う配線層を定める。これにより配線すると、A点B点間の配線パタン5、C点D点間の配線パタン6のようになる。【効果】配線の長さを最大0.7倍に短かくすることができ、配線抵抗と配線容量が減るので動作速度が速くなる。

請求項（抜粋）：

少なくともひとつの横方向の格子上の配線に使う配線層と、少なくともひとつの縦方向の格子上の配線に使う配線層と、少なくともひとつの斜め方向の格子上の配線に使う配線層とを用いることを特徴とする半導体集積回路の自動レイアウト方法。

IPC (3件)：

H01L 21/82 ,  G06F 15/60 370 ,  H01L 21/3205

FI (3件)：

H01L 21/82 W ,  H01L 21/82 C ,  H01L 21/88 A