特許

J-GLOBAL ID：200903040741203160

集積回路装置およびそのテスト方法

発明者： 新 田 進
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-309269
公開番号（公開出願番号）：特開平7-159483
出願日： 1993年12月09日
公開日（公表日）： 1995年06月23日
要約：

【要約】【目的】 ピン数が多くなっても安価でかつ容易に接続試験を行うことを可能にする。【構成】 バウンダリスキャンセルが複数個縦続接続されたバウンダリスキャン回路101 ,...109 と、このバウンダリスキャン回路にデータを設定するためのスキャンイン端子パッドと、バウンダリスキャン回路の出力を取出すためのスキャンアウト端子パッドと、データを入力するための入力端子パッド27a,27c1 ,27c2 と、データを出力するための出力端子パッド27a,27b1,27b2 と、入力端子パッドに対応して設けられ、この入力端子パッドからのデータをバウンダリスキャンセルを介して内部に送出する入力バッファ12b,161 ,162 と、出力端子パッドに対応して設けられ、動作制御信号に基づいて、バウンダリスキャンセルを介して内部から送られてくるデータを、出力端子パッドに送出するかまたはハイインピーダンス状態となるように制御される出力バッファ12a,141 ,142 と、を備えていることを特徴とする。

請求項（抜粋）：

バウンダリスキャンセルが複数個縦続接続されたバウンダリスキャン回路と、このバウンダリスキャン回路にデータを設定するためのスキャンイン端子パッドと、前記バウンダリスキャン回路の出力を取出すためのスキャンアウト端子パッドと、データを入力するための入力端子パッドと、データを出力するための出力端子パッドと、前記入力端子パッドに対応して設けられ、この入力端子パッドからのデータを前記バウンダリスキャンセルを介して内部に送出する入力バッファと、前記出力端子パッドに対応して設けられ、動作制御信号に基づいて、前記バウンダリスキャンセルを介して内部から送られてくるデータを前記出力端子パッドに送出するかまたはハイインピーダンス状態となるように制御される出力バッファと、を備えていることを特徴とする集積回路装置。

IPC (3件)：

G01R 31/26 ,  G01R 31/28 ,  H01L 21/66