電力解析に耐えるマイクロプロセッサ

発明者： ,
出願人/特許権者： ,
代理人 (1件)：深見久郎 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-555302
公開番号（公開出願番号）：特表2003-521201
出願日： 2001年01月26日
公開日（公表日）： 2003年07月08日
要約：

【要約】機密マイクロプロセッサが、「11」状態がアラームを伝搬すること以外はデュアルレール符号化非同期論理に類似した4進符号化論理を用いて設計される。アラーム信号はその経路における機密データを削除する。4進符号化論理は、電力グリッジ、および単一トランジスタまたは単一配線の故障に対し、復元力を与える。電力消費のデータ依存性が既に低いため電力解析攻撃が困難となり、それらは、データおよび制御経路にランダム遅延を挿入することによって、また、ソフトウェアが同等の命令シーケンス間で非決定論的選択を行なえるようにするセットランダムキャリー命令によって、さらにより困難になる。これらの特徴は、4進符号化論理において特にうまく実現できる。

請求項（抜粋）：

少なくとも1つの論理関数と、前記論理関数に接続された少なくとも1つのコネクタとを含む、論理回路であって、前記少なくとも1つのコネクタは各論理接続用の2本の配線を有し、各配線は、ローの論理状態とハイの論理状態という2つの論理状態を有し、それにより前記コンダクタの4つの論理信号を規定するようになっており、前記論理回路は、さらに少なくとも1つの攻撃センサを含み、前記攻撃センサは、攻撃が検出され攻撃信号が生成されるとき以外は、正常信号を常時生成するよう構成されており、前記ローの論理信号のうちの第1の1つはアラーム信号であり、第2の1つはローの論理信号であり、第3の1つはハイの論理信号であり、第4はクリア信号であり、前記コネクタまたは前記コネクタのうちの1つにおいて、前記配線の各々は別個の論理ゲートの入力に接続され、前記論理ゲートの各々のもう一方の入力は攻撃センサに接続され、前記論理ゲートの出力は前記コネクタの続きであり、前記論理ゲートは、前記配線からの入力にかかわらず、攻撃センサからの入力信号が正常信号であるときには前記配線の論理状態を伝搬し、攻撃センサからの入力信号が攻撃信号であるときにはアラーム信号を伝搬するよう構成されていることを特徴とする、論理回路。

IPC (4件)：

H04L 9/10 , G06F 1/00 , G09C 1/00 650 , H03K 19/173

FI (4件)：

G09C 1/00 650 Z , H03K 19/173 , H04L 9/00 621 Z , G06F 9/06 660 L

Fターム (12件)：

5B076FC06 , 5B076FD04 , 5J042BA19 , 5J042CA08 , 5J042CA14 , 5J042CA22 , 5J042CA23 , 5J042CA26 , 5J042DA00 , 5J104AA44 , 5J104EA09 , 5J104NA42

前のページに戻る