特許
J-GLOBAL ID：200903040774912433
半導体素子およびその製造方法並びにドライエッチング後の処理方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平9-190248
公開番号（公開出願番号）：特開平11-040813
出願日： 1997年07月15日
公開日（公表日）： 1999年02月12日
要約：
【要約】【課題】 半導体素子のコンタクト層を形成するためのエッチング後に、エッチングダメージによる半導体層の欠陥準位数を低減すると共に、基板に付着したエッチングガス元素や反応生成物を効率良く除去することで、半導体素子のオフ電流を低減させて、電気特性を向上させる。【解決手段】 n+型のTFT11において、ゲート電圧が、-1〜-5Vの場合、ソース電極60bとドレイン電極60aとの間に流れるリーク電流Idsが、以下の(1)式で近似され、Ids×L/W=Aexp(-Ea/kT) ・・・・・(1)Ea :活性化エネルギー(eV)、k :ボルツマン定数T :温度(k) 、W/L:半導体素子サイズ上記ゲート電圧における上記(1)式のTの値が303〜338〔k〕(30〜65°C)のとき、上記Aの値が5E-6〔A〕以下に設定されている。
請求項（抜粋）：
少なくともゲート、ソース、ドレインの各電極と、ゲート絶縁膜と、チャネル領域を形成する第1半導体薄膜と、該第1半導体薄膜に直接接続されて上記ソースおよびドレイン電極と上記第1半導体薄膜との間に形成されるn+に不純物ドーピングされた第2半導体薄膜とを備えた半導体素子において、上記ゲート電圧が、半導体素子特性におけるサブシュレッショルド領域且つ、ドレイン電流が1E-10〔A〕以下となる領域に相当する場合、上記ソース電極とドレイン電極との間に流れるリーク電流Idsが、以下の(1)式で近似され、 Ids×L/W=Aexp(-Ea/kT) ・・・・・(1)Ea :活性化エネルギー(eV)k :ボルツマン定数T :温度(k)W/L:半導体素子サイズ上記ゲート電圧における上記(1)式のTの値が303〜338〔k〕のとき、上記Aの値が5E-6〔A〕以下に設定されていることを特徴とする半導体素子。
IPC (4件)：
H01L 29/786
, H01L 21/336
, H01L 21/3065
, C23F 4/00
H01L 29/78 627 Z
, C23F 4/00 E
, H01L 21/302 N
, H01L 29/78 622
, H01L 29/78 627 B
