特許

J-GLOBAL ID：200903040778396839

半導体装置の製造方法

発明者： 宮川 誠
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-376242
公開番号（公開出願番号）：特開2000-195848
出願日： 1998年12月24日
公開日（公表日）： 2000年07月14日
要約：

【要約】【課題】 薄膜トランジスタのアモルファスシリコンからなるシリコン層の上面にウォータマークと呼ばれるシミが発生しないようにする。【解決手段】 レジストマスク26をマスクとしてチャネル保護膜25をドライエッチングすると、レジストマスク26下にのみチャネル保護膜25が残存される。この場合、ドライエッチングであるので、洗浄工程及び乾燥工程は行わず、したがってウォータマークが発生することはない。次に、レジストマスク26を酸素プラズマ処理によるフルアッシングにより除去する。次に、チャネル保護膜25下以外の領域におけるシリコン層24の上面に形成されたシリコン酸化膜27をドライエッチングにより除去する。この場合も、ドライエッチングであるので、洗浄工程及び乾燥工程は行わず、したがってウォータマークが発生することはない。

請求項（抜粋）：

シリコン層上に形成された薄膜をレジストマスクをマスクとしてドライエッチングして前記レジストマスク下に前記薄膜を残存させ、次いで前記レジストマスクを除去し、次いで前記シリコン層上に形成された酸化膜をドライエッチングにより除去することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/3065 ,  G02F 1/136 500 ,  H01L 29/786 ,  H01L 21/336

FI (3件)：

H01L 21/302 J ,  G02F 1/136 500 ,  H01L 29/78 627 C

Fターム (30件)：

2H092JA24 ,  2H092JA34 ,  2H092KA04 ,  2H092MA15 ,  2H092MA18 ,  2H092MA19 ,  2H092NA25 ,  2H092PA01 ,  5F004AA08 ,  5F004BA04 ,  5F004BD01 ,  5F004DA18 ,  5F004DA24 ,  5F004DA26 ,  5F004DB00 ,  5F004DB03 ,  5F004DB07 ,  5F004DB26 ,  5F004DB27 ,  5F004EA07 ,  5F110AA30 ,  5F110CC07 ,  5F110DD02 ,  5F110FF02 ,  5F110GG02 ,  5F110GG15 ,  5F110HK09 ,  5F110NN12 ,  5F110NN24 ,  5F110QQ04