特許

J-GLOBAL ID：200903040781521334

スキャンフリップフロップ回路

発明者： 神庭 康二
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平10-169554
公開番号（公開出願番号）：特開2000-002754
出願日： 1998年06月17日
公開日（公表日）： 2000年01月07日
要約：

【要約】【課題】 通常動作時に優れた高速動作特性を得る。【解決手段】 通常論理入力用のマスターラッチ部1と、スキャンテスト論理用のマスターラッチ部2を独立して並列的に設け、これらマスターラッチ部1,2の出力を共通のスレーブラッチ部3へ切り替え接続する。

請求項（抜粋）：

通常動作時には通常論理入力信号を取り込んてラッチ出力するとともに、スキャンテスト時にはスキャン論理入力信号を取り込んでラッチ出力するスキャンフリップフロップ回路において、通常論理入力信号を取り込んでラッチ出力する第1のマスターラッチ部と、この第1のマスターラッチ部と並列的に設けられ、スキャン論理入力信号を取り込んでラッチ出力する第2のマスターラッチ部と、通常動作時には第1のマスターラッチ部からの出力を自己の入力線から取り込んでラッチ出力し、スキャンテスト時には第2のマスターラッチ部からの出力を自己の入力線から取り込んでラッチ出力するスレーブラッチ部とを備え、第1のマスターラッチ部は、スキャンテスト時に自己の出力線からスレーブラッチ部の入力線を切り離す第1のスイッチ手段を有し、第2のマスターラッチ部は、通常動作時に自己の出力線からスレーブラッチ部の入力線を切り離す第2のスイッチ手段を有し、スレーブラッチ部は、自己の入力線と第2のマスターラッチ部からの出力線との間に設けられ、スキャンテスト時には、第1のスイッチ手段により切り離された自己の入力線と第2のマスターラッチ部からの出力線とを接続し、通常動作時には、少なくとも第1のスイッチ手段により第1のマスターラッチ部の出力線と自己の入力線とが接続される期間に、第2のマスターラッチ部の出力線を自己の入力線から切り離す第3のスイッチ手段を有することを特徴とするスキャンフリップフロップ回路。

IPC (2件)：

G01R 31/28 ,  H03K 3/037

FI (2件)：

G01R 31/28 G ,  H03K 3/037 B

Fターム (15件)：

2G032AA01 ,  2G032AB00 ,  2G032AC10 ,  2G032AE07 ,  2G032AK16 ,  2G032AL00 ,  5J043AA00 ,  5J043AA04 ,  5J043AA09 ,  5J043BB04 ,  5J043DD07 ,  5J043HH01 ,  5J043JJ08 ,  5J043JJ10 ,  5J043KK01