特許

J-GLOBAL ID：200903040786294875

半導体装置の製造方法

発明者： 高橋 俊行 ,  牧野 藤八 ,  前島 利夫
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平7-216801
公開番号（公開出願番号）：特開平9-045867
出願日： 1995年08月02日
公開日（公表日）： 1997年02月14日
要約：

【要約】【課題】 しきい値の異なるMOSトランジスタを比較的簡単なプロセスで集積形成する半導体装置の製造方法を提供する。【解決手段】 基板1にゲート酸化膜3を介して第1層ポリシリコン膜4、絶縁膜5及び第2層ポリシリコン膜6を堆積し、トランジスタQ1のゲート領域、容量素子C及び抵抗素子Rの領域を覆うレジストマスクを用いて第2層ポリシリコン膜6と絶縁膜5をエッチングし、高融点金属シリサイド膜8を堆積して、トランジスタQ2のゲート領域及び容量素子C領域を覆うレジストマスクを用いてシリサイド膜8及び第2層ポリシリコン膜6をエッチングし、更に第1層ポリシリコン膜4をエッチングして、ポリシリコンゲート電極G1、ポリサイドゲート電極G2、抵抗素子R、及び容量素子Cを形成し、LDDイオン注入により、ソース,ドレインの低濃度不純物層16と同時にQ1のチャネル反転層17を形成する。

請求項（抜粋）：

半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコン膜によるゲート電極と、ポリシリコン膜と高融点金属シリサイド膜の積層構造からなるポリサイドゲート電極とをパターン形成する工程と、前記ポリシリコンゲート電極及びポリサイドゲート電極をマスクとして不純物をイオン注入して、ソース、ドレイン不純物層及び、前記ポリシリコンゲート電極を突き抜けたイオンによるチャネル不純物層を同時に形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (8件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/265 ,  H01L 23/12 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78 ,  H01L 21/336

FI (6件)：

H01L 27/04 C ,  H01L 21/265 W ,  H01L 23/12 B ,  H01L 27/04 P ,  H01L 27/08 102 A ,  H01L 29/78 301 L