特許

J-GLOBAL ID：200903040804467359

半導体装置

発明者： 木野 俊之
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平3-240025
公開番号（公開出願番号）：特開平5-082556
出願日： 1991年09月19日
公開日（公表日）： 1993年04月02日
要約：

【要約】【目的】本発明は、高周波/高出力トランジスタ等の半導体装置に関し、寄生容量の増大やチップ自身の機械的な強度の低下を防止しつつ、熱抵抗を低減することができる半導体装置を提供することを目的とする。【構成】半導体基板9と、該半導体基板9の背面に形成された導電膜10と、電流や電圧を制御する素子の形成された前記半導体基板9の素子領域層14a,14bと、該素子領域層14a,14bに隣接し、前記電流や電圧を制御する素子の形成されていない前記半導体基板9の非素子領域層15a,15dと、前記素子領域層14a,14bの素子と接続され、かつ前記非素子領域層15a,15d上に延在して設けられた電極11g,12d,13dとを含み構成する。

請求項（抜粋）：

半導体基板と、該半導体基板の背面に形成された導電膜と、電流や電圧を制御する素子の形成された前記半導体基板の素子領域層と、該素子領域層に隣接し、前記電流や電圧を制御する素子の形成されていない前記半導体基板の非素子領域層と、前記素子領域層の素子と接続され、かつ前記非素子領域層上に延在して設けられた電極とを有する半導体装置。

IPC (4件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/40 ,  H01L 29/44