特許
J-GLOBAL ID：200903040806552957
不揮発性半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
宇井 正一 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-233332
公開番号（公開出願番号）：特開平7-085692
出願日： 1993年09月20日
公開日（公表日）： 1995年03月31日
要約：
【要約】【目的】 本発明はフラッシュメモリに関し、ワード冗長可能なフラッシュメモリの実現を目的とする。【構成】 不良箇所をワード線単位で冗長用不揮発性記憶セルに置き換えるワード冗長を行う不揮発性半導体記憶装置において、ソース線はワード線WL1、WL2、...に1対1で対応するワード線WL1、WL2、...に平行な複数の線SL1、SL2、SL3、...であり、各ソース線は、ゲートがワード線WL1、WL2、...に接続され、読出時及び書き込み時にワード線に印加される電圧により選択的に導通する第1スイッチ手段TrA1、TrA1、、...を介して第1の共通ソース線CSL1に接続されると共に、消去時に導通する第2スイッチ手段TrB1、TrB1、、...を介して第2の共通ソース線CSL2に接続されているように構成する。
請求項（抜粋）：
格子状に配置された複数のワード線(WL1、WL2、...)及び複数のビット線(BL1、BL2、...)と、前記ワード線(WL1、WL2、...)と前記ビット線(BL1、BL2、...)の交点に対応して配置され、制御電極が前記ワード線(WL1、WL2、...)に接続され、第一電極が前記ビット線(BL1、BL2、...)に接続され、第二電極がソース線に接続された複数の不揮発性記憶セル(Ce11、Ce12、Ce13、...、Ce21、...)とを備える不揮発性半導体記憶装置であって、1本以上の冗長用ワード線(DWL1、DWL2)と、該冗長用ワード線(DWL1、DWL2)に沿って配置された複数の冗長用不揮発性記憶セル(Ce11、Ce12、Ce13、...、Ce21、...)とを備え、前記不揮発性記憶セル(Ce11、Ce12、Ce13、...、Ce21、...)で構成される通常セルマトリクスに不良箇所が存在する場合に、不良箇所をワード線単位で前記冗長用不揮発性記憶セルに置き換えるワード冗長を行う不揮発性半導体記憶装置において、前記ソース線は、前記ワード線(WL1、WL2、...)に1対1で対応する前記ワード線(WL1、WL2、...)に平行な複数の線(SL1、SL2、SL3、...)であり、各ソース線は、ゲートが前記ワード線(WL1、WL2、...)に接続され、読出時及び書き込み時に前記ワード線に印加される電圧により選択的に導通する第1スイッチ手段(TrA1、TrA1、、...)を介して第1の共通ソース線(CSL1)に接続されると共に、消去時に導通する第2スイッチ手段(TrB1、TrB1、、...)を介して第2の共通ソース線(CSL2)に接続され、読出時及び書き込み時には、対象となる不揮発性記憶セルが接続されるソース線のみが前記第1の共通ソース線(CSL1)に接続され、他のソース線はフローティング状態になることを特徴とする不揮発性半導体記憶装置。
IPC (2件)：
G11C 29/00 301
, G11C 16/06
