半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-022978
公開番号（公開出願番号）：特開平7-235682
出願日： 1994年02月22日
公開日（公表日）： 1995年09月05日
要約：

【要約】【目的】内部整合回路を有するパワーGaAsFETの上記整合回路の特性向上と素子搭載用の基板の小型化および低価格化を図る。【構成】分配合成回路3Aがボンディング領域32の外部リード6に対する整列用のスリット33A,33Bを備えることにより、伝送路の延長による位相回転要因が除去されるのでインピーダンスの設計値からのずれによる利得・出力電力特性の低下がなくなり、製品の歩留りが向上する。

請求項（抜粋）：

複数のGaAsショットキバリア電界効果トランジスタのチップの入出力対応の電力合成および分配をするとともに入出力インピーダンスを予め定めた値に整合させるための誘電体基板上に形成された前記電力合成および分配用のマイクロストリップライン素子から成る合成分配回路を含む内部整合回路を有しこの分配合成回路の予め定めた高周波的分岐点を含む接続領域と外部リードとをボンデンィング線で接続する半導体装置において、前記分配合成回路が前記接続領域の前記外部リードに対する整列用の目印を備えることを特徴とする半導体装置。

IPC (3件)：

H01L 29/812 , H01L 21/338 , H01L 21/60 301

FI (2件)：

H01L 29/80 R , H01L 29/80 G

引用特許：

審査官引用 (3件)

特開平2-268004
特開昭62-018747
特開平2-090634

前のページに戻る