特許
J-GLOBAL ID：200903040848823772
多層セラミックス回路基板およびその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-248071
公開番号（公開出願番号）：特開平9-092753
出願日： 1995年09月26日
公開日（公表日）： 1997年04月04日
要約：
【要約】【課題】 多数のスルーホールに対して安定して導体ペーストを充填することを可能にすると共に、スルーホール内部での局部的な導体ペーストの充填密度不良の発生を防止することによって、接続不良の発生や電気抵抗の増大を防止する。【解決手段】 スルーホール4を有するセラミックス層2a〜2dを多層一体化してなる多層セラミックス基板2と、スルーホール4内に充填され、多層セラミックス基板2との同時焼成により形成された導体層5とを具備する多層セラミックス回路基板1である。スルーホール4は、一方の開口部4aの面積が他方の開口部4bの面積より大きい円錐形状等を有している。スルーホール4への導体ペーストの充填は、面積が大きい開口部4a側から実施する。
請求項（抜粋）：
スルーホールを有するセラミックス層を多層一体化してなる多層セラミックス基板と、少なくとも前記スルーホール内に充填され、前記多層セラミックス基板との同時焼成により形成された導体層とを具備する多層セラミックス回路基板において、前記スルーホールは、一方の開口部の面積が他方の開口部の面積より大きいことを特徴とする多層セラミックス回路基板。
IPC (2件)：
FI (3件)：
H01L 23/12 N
, H05K 3/46 N
, H05K 3/46 H
