特許

J-GLOBAL ID：200903040918419370

プリント回路基板設計支援装置及びプリント回路基板設計方法並びに制御プログラム記録媒体

発明者： 原田 高志 ,  佐々木 英樹 ,  半杭 英二 ,  浅尾 清
出願人/特許権者： 日本電気株式会社
代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平11-332203
公開番号（公開出願番号）：特開2001-147952
出願日： 1999年11月24日
公開日（公表日）： 2001年05月29日
要約：

【要約】【課題】 従来の基板の設計手法、構造を維持しつつ基板レイアウトの最適化を図ることにより不要電磁波の放射を抑制可能としたプリント回路基板を得る。【解決手段】 グランドプレーン構造、電源プレーン構造、LSI、ICなどの能動デバイスとデカップリングコンデンサの搭載位置などのプリント回路基板のレイアウト情報を入力する機能2と、入力された情報を用いて電源、グランド両プレーン間の電圧、電流分布を計算するためのモデルを生成する機能3と、特定の周波数を選択して当該周波数において電源、グランド両プレーンの電圧、電流分布を計算する機能4と、得られた電圧、電流分布をプリント回路基板の形状に従って二次元的な電圧、電流レベルマップとして表す機能5を有する。本装置により電源電圧変動の要因となる層間ビアホールや層内配線パターンを特定することができる。

請求項（抜粋）：

グランドプレーン構造、電源プレーン構造、LSI、ICなどの能動デバイスとデカップリングコンデンサの搭載位置などのプリント回路基板のレイアウト情報を入力する手段と、この入力情報を用いて電源、グランド両プレーン間の電圧分布を計算するための回路モデルを生成する手段と、特定の周波数を選択して当該周波数において電源、グランド両プレーンの電圧分布を計算する計算手段と、得られた電圧分布をプリント回路基板の形状に従って二次元の電圧レベルマップとして表す表示手段と、これらの結果を記録保存する手段とを含むことを特徴とするプリント回路基板設計支援装置。

IPC (2件)：

G06F 17/50 ,  H05K 3/00

FI (4件)：

H05K 3/00 D ,  G06F 15/60 666 P ,  G06F 15/60 666 V ,  G06F 15/60 672 R

Fターム (7件)：

5B046AA08 ,  5B046BA04 ,  5B046BA05 ,  5B046BA06 ,  5B046HA03 ,  5B046JA03 ,  5B046JA10

引用特許：

審査官引用 (5件)

• 半導体集積回路のレイアウト設計支援装置
  公報種別：公開公報   出願番号：特願平6-048411   出願人：富士通株式会社
• 特開平1-100944
  
• 電磁界強度算出装置
  公報種別：公開公報   出願番号：特願平7-149947   出願人：富士通株式会社
• 特開平1-100944
  
• 電磁界強度算出装置および記録媒体
  公報種別：公開公報   出願番号：特願平11-186966   出願人：富士通株式会社