特許

J-GLOBAL ID：200903040948228308

単一トラップメモリ装置

発明者： 阪本 利司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平7-028919
公開番号（公開出願番号）：特開平8-204037
出願日： 1995年01月26日
公開日（公表日）： 1996年08月09日
要約：

【要約】【目的】 単一のトラップの状態で情報を記憶させることができるようにして高集積化を図る。【構成】 HEMT構造あるいはMOS構造において、微細な電流経路4の近傍にトラップ群5を設ける。書き込みゲート6を操作して、電流経路4の伝導帯の底とトラップ準位をフェルミ準位に対して移動させ、トラップの電子の捕獲・放出を制御する。トラップの状態による電流経路4の伝導度の変化を読み出し線7により読み出す。

請求項（抜粋）：

微小な電流経路と、該微小な電流経路に近接して分布するトラップと、前記電流経路を狭窄する書き込み用ゲートとを備え、前記書き込み用ゲートによりトラップの状態を制御しそれにより変化する前記電流経路の伝導度により情報を記憶することを特徴とする単一トラップメモリ装置。

IPC (8件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/10 451 ,  H01L 29/78 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812

FI (3件)：

H01L 29/78 371 ,  H01L 29/78 301 J ,  H01L 29/80 H