特許
J-GLOBAL ID：200903040949259606
半導体記憶装置
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平3-317553
公開番号（公開出願番号）：特開平5-129547
出願日： 1991年11月05日
公開日（公表日）： 1993年05月25日
要約：
【要約】 (修正有)【目的】 ワード線及びビット線の層間又は線間リーク障害を直接的にかつ効率良く検出しうる擬似スタティック型RAM等の半導体記憶装置を提供する。【構成】 擬似スタティック型RAM等に、所定の試験動作時においてメモリアレイMARYを構成するワード線W0〜Wmが順次交互に共通結合される試験パッドTW1及びTW2と、相補ビット線B0*〜Bn*の非反転又は反転信号線がそれぞれ共通結合される試験パッドTB1及びTB2とを設ける。【効果】 試験パッドTW1及びTW2あるいはTB1及びTB2を介してワード線及びビット線の層間又は線間リーク障害を的確にかつ効率良く検出できるとともに、これらの試験パッドを介して複数のメモリセルに対する試験データの一斉書き込み試験を実施できる。その結果、擬似スタティック型RAM等の障害検出率を高め、それ等の試験工数を削減し、低コスト化を推進することができる。
請求項（抜粋）：
ワード線及びビット線を含むメモリアレイと、所定の試験動作時において上記ワード線が所定の組み合わせで共通結合される第1及び第2の試験パッド及び/又は上記ビット線が所定の組み合わせで共通結合される第3及び第4の試験パッドとを具備することを特徴とする半導体記憶装置。
IPC (2件)：
H01L 27/10 371
, H01L 21/66
