特許

J-GLOBAL ID：200903040949526248

半導体記憶装置およびその製造方法

発明者： 矢合 康悦 ,  森原 敏則 ,  清水 雅裕 ,  橋詰 靖之
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-185024
公開番号（公開出願番号）：特開平6-326266
出願日： 1993年07月27日
公開日（公表日）： 1994年11月25日
要約：

【要約】【目的】 メモリセルサイズが縮小された場合にも、キャパシタ容量を十分確保できる高集積化に適した半導体記憶装置を得ること。【構成】 電界効果トランジスタ11とストレージノード17を含むキャパシタを備える。ストレージノード17は、導電体16に接続され、かつ上方向に延びる、底面部17aと側壁部17bとからなる円筒部と、円筒部の側壁部17bの外周面に沿って設けられた、水平方向に延びる少なくとも1個のフィン部17cとからなる。

請求項（抜粋）：

主表面を有する半導体基板と、前記半導体基板の主表面に設けられた不純物拡散層を含む電界効果トランジスタと、前記電界効果トランジスタを覆うように前記半導体基板の上に設けられた層間絶縁膜と、前記層間絶縁膜中に設けられ、前記不純物拡散層の表面の一部を露出させるためのコンタクトホールと、前記コンタクトホール内に、前記不純物拡散層と接続されるように埋込まれた導電体と、前記導電体に接続されるように前記層間絶縁膜の上に設けられ、電荷を蓄積するためのストレージノードとを備え、前記ストレージノードは、前記導電体に接続され、かつ上方向に延びる、底面部と側壁部とからなる円筒部と、該円筒部の側壁部の外周面に沿って設けられ、実質的に水平方向に延びる少なくとも1個のフィン部と、からなり、当該装置は、さらに、前記ストレージノードの外表面を被覆するキャパシタ絶縁膜と、前記キャパシタ絶縁膜を介在させて、前記ストレージノードを覆うように設けられたセルプレートと、を含む、半導体記憶装置。

IPC (2件)：

H01L 27/108 ,  H01L 27/04