テストモードエントリ用クロック型アクセスコードを有する半導体メモリ

発明者：
出願人/特許権者：
代理人 (1件)：小橋一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-206007
公開番号（公開出願番号）：特開平6-123762
出願日： 1991年08月16日
公開日（公表日）： 1994年05月06日
要約：

【要約】 (修正有)【目的】通常動作モードを有すると共に特別テストモード等のような特別動作モードを有する集積回路を提供。【構成】テストモードイネーブル回路29は評価論理30を有しており、評価論理は更に1つの入力としてチップイネーブル回路からのラインTRSTを受取り、評価論理30は過電圧検知器32によって発生されるラインCKBHV上の入力を受取る。過電圧検知器は、対応するアドレス端子からラインA3を受取りそこに印加される電圧が過電圧状態にあるか否かを決定する。回路29内にはパワーオンリセット回路40が設けられており、電源がパワーアップされた後の所定の時刻においてラインPOR上をイネーブル信号を評価論理30へ供給する。リセット回路40は評価論理30を介して、メモリのパワーアップ期間中にテストモードへのエントリをロックアウトする。

請求項（抜粋）：

テストモードと特別動作モードとを持った集積回路において、特別動作モードが所望されることを表わす信号を受取るための第一端子、前記特別動作モードの選択を表わすコードを受取るための複数個の端子、前記第一端子及び前記複数個の端子へ結合されている入力端を具備しており且つ特別動作モードの選択を表わす信号を供給する出力端を具備しており前記第一端子が前記信号を受取ることに応答して前記複数個の端子におけるコードを評価し且つ前記コードの値に応答して選択を表わす信号を供給する回路、を有しており、前記複数個の端子の数が使用可能な特別動作モードから一義的に選択するために必要とされる最小数よりも大きいものであること特徴とする集積回路。

IPC (3件)：

G01R 31/28 , G11C 11/401 , G11C 29/00 303

FI (2件)：

G01R 31/28 W , G11C 11/34 362 C

前のページに戻る