特許

J-GLOBAL ID：200903040986776670

反射抑制装置

発明者： 福本 晃二
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-319671
公開番号（公開出願番号）：特開平11-154852
出願日： 1997年11月20日
公開日（公表日）： 1999年06月08日
要約：

【要約】【課題】 無駄な電力消費を伴うことなく配線における信号の反射を抑制することができる反射抑制装置を得る。【解決手段】 PMOSトランジスタ4のゲートは配線12aを介して配線8に接続されており、NMOSトランジスタ5のゲートは配線12b及びインバータ7を介して配線8に接続されている。また、配線8は外部入力端子9に接続されている。外部入力端子9には、メモリへのアクセス中に活性化するウェイト信号等が外部から入力される。ウェイト信号が活性化されていない場合は、PMOSトランジスタ4及びNMOSトランジスタ5はいずれもオンとなり終端抵抗として機能する。一方、ウェイト信号が活性化されている場合は、PMOSトランジスタ4及びNMOSトランジスタ5はいずれもオフとなり電力が消費されることはない。

請求項（抜粋）：

第1及び第2の電子回路を有する半導体基板上に形成され、前記第1の電子回路から出力された信号を前記第2の電子回路へ伝送する前記半導体基板上の配線のインピーダンスが前記配線の経路中の少なくとも一つの位置で不連続に変化することに起因して生じる前記信号の反射を抑制する反射抑制装置であって、一方電極が電源に接続され、他方電極が前記位置と前記第1の電子回路との間で前記配線に接続され、制御電極が駆動制御手段に接続された第1のトランジスタと、一方電極が接地され、他方電極が前記位置と前記第1の電子回路との間で前記配線に接続され、制御電極が前記駆動制御手段に接続された第2のトランジスタとを備え、前記駆動制御手段は、前記配線における前記信号の伝送の有無を示唆する少なくとも一つの所定信号に基づいて、前記伝送が行われている場合には前記第1及び第2のトランジスタをともに駆動し、前記伝送が行われていない場合には前記第1及び第2のトランジスタの駆動をともに停止する反射抑制装置。

IPC (3件)：

H03K 19/0175 ,  G06F 3/00 ,  H03H 11/28

FI (3件)：

H03K 19/00 101 Q ,  G06F 3/00 K ,  H03H 11/28