特許
J-GLOBAL ID：200903040996182573
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-207425
公開番号（公開出願番号）：特開平6-310547
出願日： 1993年08月23日
公開日（公表日）： 1994年11月04日
要約：
【要約】【目的】 半導体装置及びその製造方法において、高周波用FETのゲート電極部の熱の放散を、基板厚を保持したまま向上させる。【構成】 基板1表面の、ゲート電極3両側に、ドライエッチングにより垂直方向にエッチングを行いホール入口部を形成し、引き続いてウエットエッチングによって上記各ホール入り口部の下方に各々ホール本体部を形成し、その際各ホール本体部同士がつながって1つの空洞4となるようにする。さらに空洞4内に金属5を形成する。【効果】 ゲート電極3近傍で発生した熱は、空洞4内から空洞入り口方向に向けて伝導するようになる。
請求項（抜粋）：
半導体基板の一主面に発熱性素子を有する半導体装置において、上記発熱性素子の直下の半導体基板に空洞を設けたことを特徴とする半導体装置。
IPC (4件)：
H01L 21/338
, H01L 29/812
, H01L 21/306
, H01L 23/34
