特許

J-GLOBAL ID：200903040998866542

半導体装置

発明者： 大久保 秀 ,  貝原 光男 ,  山中 俊輝 ,  芝崎 清一 ,  榎原 淳 ,  伊藤 弘造
出願人/特許権者： 株式会社リコー
代理人 (1件)： 青山 葆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-098805
公開番号（公開出願番号）：特開平11-297066
出願日： 1998年04月10日
公開日（公表日）： 1999年10月29日
要約：

【要約】【課題】 コンボチップなどの半導体装置において外部端子を増やすことなく機能を追加する。【解決手段】 RAM回路13とROM回路14とを内蔵するコンボチップ110としての半導体装置に、制御回路11によって生成されるレジスタイネーブル信号RGEBに基づきデータ信号D0の値を取り込んで保持するレジスタ22を設け、このレジスタ22の出力信号を、アドレスバッファ12を介してアドレスの最上位ビットA18としてROM回路14に入力する。外部端子にRAM回路13とROM回路14の双方を選択する選択信号が入力されると(RAMCSB=RAMCSB=「0」)、制御回路11がレジスタイネーブル信号RGEBを「0」とし、データ信号D0の値がレジスタ22に取り込まれる。この値がROM回路14のアドレスの最上位ビット信号A18として使用されることにより、ROM回路14のアドレス空間が拡張される。

請求項（抜粋）：

排他的に選択されて使用される第1および第2の回路を内蔵する半導体装置であって、第1の回路を選択するか否かを指示する信号を入力するための第1外部端子と、第2の回路を選択するか否かを指示する信号を入力するための第2外部端子と、メモリ回路と、第1の回路を選択する信号が第1外部端子に入力され、かつ、第2の回路を選択する信号が第2外部端子に入力されたときに、当該半導体装置の外部から入力されるデータを前記メモリ回路に記憶させ、または、前記メモリ回路に記憶されているデータを当該半導体装置の外部へ出力させる制御手段と、を備えることを特徴とする半導体装置。

IPC (3件)：

G11C 7/00 311 ,  G11C 11/41 ,  G11C 16/04

FI (3件)：

G11C 7/00 311 A ,  G11C 11/34 Z ,  G11C 17/00 625