特許
J-GLOBAL ID:200903041001565382

電極構造体の形成方法及び半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-206215
公開番号(公開出願番号):特開2002-026316
出願日: 2000年07月07日
公開日(公表日): 2002年01月25日
要約:
【要約】【課題】 ポリメタル構造を有するゲート電極において、ポリシリコン膜と高融点金属膜との間の界面抵抗を低くする。【解決手段】 半導体基板10上に、ゲート絶縁膜11を介してポリシリコン膜12を堆積する。次に、表面に窒化タングステン膜13aが形成されたタングステンターゲット13に対してアルゴンガスを用いるスパッタリングを行なうことにより、ポリシリコン膜12の上に、窒化タングステン膜13aから弾き飛ばされた窒化タングステンを堆積して第1の窒化タングステン膜14を形成した後、該第1の窒化タングステン膜14の上に、タングステンターゲット13から弾き飛ばされたタングステンを堆積してタングステン膜15を形成する。
請求項(抜粋):
高融点金属を主成分とする第1のターゲットの表面に前記高融点金属の窒化物からなる金属窒化物膜を形成する工程と、表面に前記金属窒化物膜が形成されている前記第1のターゲットに対して、窒素ガスが実質的に含まれない第1の不活性ガスを用いる第1のスパッタリングを行なうことにより、シリコンを主成分とするシリコン含有膜の上に前記高融点金属の窒化物を堆積して第1の金属膜を形成する工程と、前記高融点金属を主成分とする第2のターゲットに対して、窒素ガスが実質的に含まれない第2の不活性ガスを用いる第2のスパッタリングを行なうことにより、前記第1の金属膜の上に前記高融点金属を堆積して第2の金属膜を形成する工程と、前記シリコン含有膜、前記第1の金属膜及び前記第2の金属膜からなる積層膜をパターニングして、前記積層膜からなる電極構造体を形成する工程とを備えていることを特徴とする電極構造体の形成方法。
IPC (4件):
H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/285 ,  H01L 29/43
FI (4件):
H01L 21/28 301 A ,  H01L 21/285 S ,  H01L 29/78 301 G ,  H01L 29/62 G
Fターム (33件):
4M104AA01 ,  4M104AA09 ,  4M104BB01 ,  4M104BB40 ,  4M104CC05 ,  4M104DD40 ,  4M104DD42 ,  4M104DD71 ,  4M104DD78 ,  4M104DD83 ,  4M104DD84 ,  4M104DD86 ,  4M104EE08 ,  4M104EE09 ,  4M104EE17 ,  4M104FF16 ,  4M104GG09 ,  4M104HH16 ,  5F040DA01 ,  5F040DB01 ,  5F040EB12 ,  5F040EC02 ,  5F040EC04 ,  5F040EC07 ,  5F040EC13 ,  5F040EF02 ,  5F040FA07 ,  5F040FA11 ,  5F040FA18 ,  5F040FB02 ,  5F040FB04 ,  5F040FC18 ,  5F040FC21

前のページに戻る