特許

J-GLOBAL ID：200903041040999390

半導体装置の入出力電極形成方法と半導体装置

発明者： 遠藤 進
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-241694
公開番号（公開出願番号）：特開平9-082833
出願日： 1995年09月20日
公開日（公表日）： 1997年03月28日
要約：

【要約】【課題】 半導体装置の入出力電極の隣接間隔が特に小さい場合でも隣接する電極間の絶縁抵抗を確保して製品としての不良をなくして生産性の向上を図る。【解決手段】 回路基板に格子線状に穿孔した複数の細孔を基孔とするスルーホールを該格子線で切断して個片化したときの周端面に露出するスルーホール切断部を、該個片内半導体素子回路の入出力電極とする半導体装置であって、上記半導体装置の周端面に露出するスルーホール切断部16の間のそれぞれに、両側のスルーホール切断部16と接触しない幅で該スルーホール形成域を越えない深さのスリット21を備えて構成する。

請求項（抜粋）：

回路基板に格子線状に穿孔した複数の細孔を基孔とするスルーホールを該格子線で切断して個片化したときの周端面に露出するスルーホール切断部を、該個片内半導体素子回路の入出力電極とする半導体装置の入出力電極形成方法であって、ドリルによる上記細孔の穿孔工程に、穿孔時に該細孔内壁面に生ずる隙間に合成樹脂をしみ込ませる手段と、該合成樹脂を固化せしめるキュア手段と、回路基板ごと洗浄する手段、を含めることを特徴とする半導体装置の入出力電極形成方法。