特許
J-GLOBAL ID：200903041042598619
2線式時分割伝送方式の受信方法と受信回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-332410
公開番号（公開出願番号）：特開平7-193526
出願日： 1993年12月27日
公開日（公表日）： 1995年07月28日
要約：
【要約】【目的】等化受信信号のスタートビット以外のビット位置を検出しもイコライザの利得を適正に設定できる2線式時分割伝送方式の受信回路を提供する。【構成】ピークホールド回路50はイコライザ10が出力する等化受信信号cの最大レベルeを保持する。ビット検出回路40は等化受信信号から同じ位置で所定回数所定のしきい値より大きい最初のビット位置を検出する。レベル検出回路30はビット検出回路が検出したビット位置のビットレベルdを検出する。イコライザ制御回路20は、ビットレベルdと最大レベルeを受けとり所定のしきい値と比較し、eがしきい値より大きいときイコライザの利得を下げる制御信号bを出力し、しきい値がeより小さいときdによりイコライザの利得を上げる制御信号aを出力する。イコライザ10は伝送路の線路損失を補償する。識別回路60は等化受信信号をデジタル信号に変換する。
請求項（抜粋）：
一つの伝送路上を送信信号と受信信号とを所定の周期で交互に伝送を繰り返す2線式時分割伝送方式の受信回路において、前記伝送路の線路損失を等化制御するイコライザを備え、前記受信信号を受信するたびに前記イコライザで等化制御された等化受信信号を第4のしきい値E4および第5のしきい値E5(E4>E5)により識別される最初のビット位置に対応するビットのレベルと前記等化受信信号内の最大レベルとをそれぞれ検出し、前記ビット位置に対応する前記ビットのレベルを第1のしきい値E1および第2のしきい値E2と比較すると共に前記最大レベルを第3のしきい値E3(E3>E2>E1)とそれぞれ比較し、前記最大レベルが前記第3のしきい値E3より大きいとき前記ビット位置に対応する前記ビットのレベルの比較結果にかかわらず前記イコライザの利得を下げ、前記最大レベルが前記第3のしきい値E3より小さくかつ前記ビット位置に対応する前記ビットのレベルが前記第1のしきい値E1より小さいとき前記イコライザの利得を上げ、前記最大レベルが前記第3のしきい値E3より小さくかつ前記ビット位置に対応する前記ビットのレベルが前記第2のしきい値E2より大きいか等しいとき前記イコライザの利得を下げ、前記等化受信信号の最初の前記ビット位置に対応する前記ビットのレベルが前記第1のしきい値E1と前記第2のしきい値E2との範囲に収斂するように前記イコライザの利得を設定することを特徴とする2線式時分割伝送方式の受信方法。
IPC (3件)：
H04B 3/06
, H03G 3/20
, H04L 5/16
