特許

J-GLOBAL ID：200903041065245543

半導体集積回路およびその応用装置

発明者： 野津山 泰幸
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-256305
公開番号（公開出願番号）：特開平9-101345
出願日： 1995年10月03日
公開日（公表日）： 1997年04月15日
要約：

【要約】【課題】LSIのメガセルに内蔵された組込み自己テスト用回路を活用してメガセル間の信号遅延を簡便にチェックする。【解決手段】組込み自己テスト用回路および出力バッファ111〜11nを内蔵を有する第1のメガセル10と、第1のメガセルの出力バッファの出力データが入力する第2のメガセル20と、第1のメガセルに設けられ、出力バッファの出力データが第2のメガセルに格納されるタイミングと同じタイミングで出力バッファの出力側のノードの論理値を格納するフリップフロップ回路161〜16nとを具備する。

請求項（抜粋）：

組込み自己テスト用回路および出力バッファを有する第1の論理回路ブロックと、前記第1の論理回路ブロックの出力バッファの出力データが入力する第2の論理回路ブロックと、前記第1の論理回路ブロックに設けられ、前記出力バッファの出力データが前記第2の論理回路ブロックに格納されるタイミングと同じタイミングで前記出力バッファの出力側のノードの論理値を格納するデータ格納手段とを具備することを特徴とする半導体集積回路。

IPC (4件)：

G01R 31/28 ,  H01L 21/66 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

G01R 31/28 V ,  H01L 21/66 F ,  H01L 27/04 T