特許

J-GLOBAL ID：200903041070387410

半導体装置のパッケージおよび検査回路

発明者： 田中 博三
出願人/特許権者： 松下電器産業株式会社
代理人 (5件)： 小栗 昌平 ,  本多 弘徳 ,  市川 利光 ,  高松 猛 ,  栗宇 百合子
公報種別：公開公報
出願番号（国際出願番号）：特願2002-172986
公開番号（公開出願番号）：特開2004-022664
出願日： 2002年06月13日
公開日（公表日）： 2004年01月22日
要約：

【課題】BGA、CSP等のパッケージのサイズと半田付け時の端子ピッチ制約とで決まる従来の最大端子数を超える多端子配置を可能にする。【解決手段】半導体チップの外部配線端子2を格子状に配列した半導体装置のパッケージにおいて、格子状に配列した外部配線端子2の間に半田バンプを形成しない検査用の端子7を配列し、半田バンプを形成する従来の端子はすべて実動作用に使用する。【選択図】 図2

請求項（抜粋）：

半導体チップの外部配線端子を格子状に配列した半導体装置のパッケージにおいて、前記格子状に配列した外部配線端子の間に検査用の端子を配列したことを特徴とする半導体装置のパッケージ。

IPC (5件)：

H01L23/12 ,  G01R31/26 ,  H01L21/3205 ,  H01L21/822 ,  H01L27/04

FI (5件)：

H01L23/12 501Z ,  G01R31/26 J ,  H01L21/88 T ,  H01L27/04 E ,  H01L27/04 T

Fターム (9件)：

2G003AA07 ,  2G003AH07 ,  5F033UU01 ,  5F033VV07 ,  5F033VV12 ,  5F033XX37 ,  5F038BE07 ,  5F038DT04 ,  5F038EZ20