特許

J-GLOBAL ID：200903041072535140

半導体記憶装置

発明者： 大原 一晃 ,  高橋 正人
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平6-298859
公開番号（公開出願番号）：特開平8-138395
出願日： 1994年11月07日
公開日（公表日）： 1996年05月31日
要約：

【要約】【目的】 データディスターブ又はデータリテンションによるメモリセルのしきい値電圧の低下を容易に回復しうるフラッシュメモリ等を実現する。この結果、フラッシュメモリ等の電源電圧最大許容値つまりVCCmaxに対する読み出しマージンを拡大し、その信頼性を高める。【構成】 2層ゲート構造型メモリセルが格子状に配置されてなるメモリアレイをその基本構成要素とするフラッシュメモリ等に、例えばステップST3において書き込みカウンタWCがオーバーフローしたとき選択的に起動され、ステップST6による保持情報の判定ですでに書き込みを受けてその保持情報が論理“0”とされしかもそのしきい値電圧が同一データ線に結合された他のメモリセルの書き込みに伴うデータディスターブにより低下したメモリセルに対して選択的にステップST7による書き戻しを行う書き戻し回路を設ける。

請求項（抜粋）：

直交して配置されるワード線及びデータ線ならびにこれらのワード線及びデータ線の交点に格子状に配置される2層ゲート構造型のメモリセルを含むメモリアレイと、同一データ線に共通結合される他のメモリセルの書き込みによりそのしきい値電圧が低下したメモリセルに対する書き戻しを選択的に行う書き戻し回路とを具備することを特徴とする半導体記憶装置。

IPC (5件)：

G11C 16/06 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

G11C 17/00 309 F ,  H01L 27/10 434 ,  H01L 29/78 371