特許
J-GLOBAL ID:200903041079557688
半導体およびガラス基板の処理方法
発明者:
出願人/特許権者:
代理人 (1件):
野田 茂
公報種別:公開公報
出願番号(国際出願番号):特願2002-304503
公開番号(公開出願番号):特開2004-140230
出願日: 2002年10月18日
公開日(公表日): 2004年05月13日
要約:
【課題】作業者の作業付加を低減するとともに、省人化および低コスト化を図り、かつ、搬送距離の短縮を図る上で有利な半導体およびガラス基板の処理方法を提供する。【解決手段】半導体製造システム100は第1のサブ通路A、第2のサブ通路B、単一のメイン通路Mを有している。CVD装置A1によってウェハに対する処理が完了すると、ウェハは、バイパス搬出入部2404によって第1のサブ通路Aからバイパス搬送機構2406に受け渡されてウェット装置C1に向けて搬送され、インターフェース部2402によってバイパス搬送機構2406からウェット装置C1の処理部本体10に受け渡され、該処理部本体20で湿式洗浄処理がなされる。湿式洗浄処理がなされたウェハは、バイパス搬送機構2406に受け渡され、動線L12に示すように、第1のサブ通路Aに受け渡される。【選択図】 図1
請求項(抜粋):
半導体の処理を行なう半導体の処理方法であって、
第1の通路に搬送されるウェハに対して所定の処理を実行する第1の処理部と、
第2の通路に搬送されるウェハに対して所定の処理を実行する前記第1の処理部とは別体の第2の処理部とを備え、
前記第1の通路からウェハを抜き出して直接前記第2の処理部に搬送し該第2の処理部においてウェハに対して所定の処理を実行し、
前記所定の処理の実行後、該ウェハを前記第2の処理部から抜き出して直接第1の通路に戻すようにした、
ことを特徴とする半導体の処理方法。
IPC (3件):
H01L21/68
, B65G49/06
, H01L21/02
FI (3件):
H01L21/68 A
, B65G49/06 Z
, H01L21/02 Z
Fターム (18件):
5F031CA02
, 5F031CA05
, 5F031DA17
, 5F031FA01
, 5F031FA02
, 5F031FA07
, 5F031FA11
, 5F031FA12
, 5F031FA15
, 5F031MA07
, 5F031MA23
, 5F031MA24
, 5F031MA26
, 5F031MA27
, 5F031MA28
, 5F031MA32
, 5F031MA33
, 5F031PA02
前のページに戻る