分解及び分割によるハードウェアの検証並びに表現方法

発明者：
出願人/特許権者：
代理人 (1件)：伊東忠彦 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-313768
公開番号（公開出願番号）：特開平11-219378
出願日： 1998年11月04日
公開日（公表日）： 1999年08月10日
要約：

【要約】【課題】本発明は、ディジタル回路及びシステムのブール空間表現の窓を用いる二分決定グラフベースの検証技術で検証し得ないディジタル回路及びシステムの評価方法並びにシステムの提供を目的とする。【解決手段】本発明は、ディジタル回路又はシステムをブール空間の多数の分割で表現し、多数の分割を用いて検証するシステム及び方法である。決定グラフはディジタル回路又はシステムに対し構築され、グラフサイズを縮小するため擬似変数が分解点に導入される。分解後に残る擬似変数は、ディジタル回路又はシステムをブール空間の多数の分割により表現するため、合成、分割される。各分割はスケジューリング順に構築され、他の分割とは別個に取り扱える。

請求項（抜粋）：

対応した共通主入力及び対応した共通主出力の集合を備えた第1の回路及び第2の回路が等価であるかどうかを判定するコンピュータで実現される方法において、上記第1の回路を第1のブール関数として表現し、上記第2の回路を第2のブール関数として表現し、上記第1のブール関数と上記第2のブール関数の対応した主出力を排他的論理和することによりブール空間を表現し、上記ブール空間に対し、分解された第1の二分決定グラフを構築し、分解点の合成中に合成によって得られた二分決定グラフがコンピュータメモリ使用量に関する所定の制約を超えたとき、上記ブール空間を第1の分割及び第2の分割に分割し、上記第1の分割を複数の第1の分割部分に分割し、上記第1の分割部分毎に、メモリ使用量に関する所定の制約を超えない限り二分決定グラフを構築し、上記メモリ使用量に関する所定の制約を超えた少なくとも1個の上記第1の分割部分に対する要素を有する分解された分割記号列を構築し、要素の合成が零になるまで上記要素をスケジューリングされた順番に合成することを特徴とする方法。

前のページに戻る